11 月 20 日消息，据 Joongang.co.kr 报道，SK 海力士已经开端招聘逻辑半导体（如 CPU 和 GPU）设计人员，希望将 HBM4 通过 3D 堆叠的方法直接集成在芯片上。

据报道，SK 海力士正在与几家半导体公司讨论其 HBM4 集成设计方式，包含 Nvidia。

外媒觉得，Nvidia 和 SK 海力士很可能会共同设计这种集成芯片，并借助台积电进行代工，然后通过台积电的晶圆键合技术将 SK 海力士的 HBM4 芯片堆叠到逻辑芯片上。而为了实现内存芯片和逻辑芯片的一体协同，结合设计是不可避免的。

如果 SK 海力士能够胜利，这可能会在很大水平上转变行业的运作方法，因为这不仅会转变逻辑和存储新芯片的互连方法，还会转变它们的制作方法。

现阶段，HBM 堆叠重要是放置在 CPU 或 GPU 旁边的中介层上，并应用 1024bit 接口衔接到逻辑芯片。SK 海力士的目标是将 HBM4 直接堆叠在逻辑芯片上，完整打消中介层。

在某种水平上来讲，这种方式有些相似于 AMD 的 3D V-Cache 堆叠，它就是直接将 L3 SRAM缓存封装在 CPU 芯片上，而如果是 HBM 的话则可以实现更高的容量且更廉价（ 注：HBM 显然也会比缓存速度更慢）。

目前困扰业界的重要因素之一在于 HBM4 须要采取 2048bit 接口，因此 HBM4 的中介层非常庞杂且成本昂扬。因此，如果能够将内存和逻辑芯片堆叠到一起，这对于经济效益来说是可行的，但这同时又提出了另一个问题：散热。

现代逻辑芯片，如 Nvidia H100，由于配备了宏大的 HBM3内存，在带来宏大 VRAM 带宽的同时也发生了数百瓦的热能。因此，要想为逻辑和内存封装聚拢体进行散热可能须要非常庞杂的方式，甚至要斟酌液冷和 / 或浸没式散热。

韩国科学技术院电气与电子工程系的教授 Kim Jung-ho 表现，“如果散热问题在两到三代之后解决，那么 HBM 和 GPU 将能够像一体一样运作，而无需中介层” 。

一位业内人士告知 Joongang，“在未来 10 年内，半导体的 ' 游戏规矩 ' 可能会产生变化，存储器和逻辑半导体之间的区别可能变得微不足道”。